Ich stimme zu, dass diese Seite Cookies verwende. Weitere Informationen finden Sie unter unseren Datenschutzerklärungen .
X
Saiz-Adalid, Luis Jose
26  Ergebnisse:
Personensuche X
?
1

Zero-Space In-Weight and In-Bias Protection for Floating-Po..:

, In: 2024 19th European Dependable Computing Conference (EDCC),
Ruiz, Juan Carlos ; de Andres, David ; Saiz-Adalid, Luis Jose. - p. 89-96 , 2024
Link: https://doi.org/10.1109/..
 
?
2

Introducción a los Códigos de Corrección de Errores:

Gracia Morán, Joaquín ; Saiz Adalid, Luis José
http://hdl.handle.net/10251/194617.  , 2023
Link: http://hdl.handle.net/10..
 
?
3

Portafolio docente-Título de experto universitario en pedag..:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/178538.  , 2021
Link: http://hdl.handle.net/10..
 
?
4

Tecnologías de memorias de semiconductores:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/84006.  , 2017
Link: http://hdl.handle.net/10..
 
?
5

Injecting Intermittent Faults for the Dependability Assessm..:

Gil Tomás, Daniel Antonio ; Gracia Morán, Joaquín ; Baraza Calvo, Juan Carlos..
IEEE Transactions on Reliability.  , 2016
Link: http://hdl.handle.net/10..
 
?
6

Fallos intermitentes: análisis de causas y efectos, nuevos ..:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/59452.  , 2016
Link: http://hdl.handle.net/10..
 
?
7

Memoria de los períodos de docencia e investigación para ob..:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/178539.  , 2010
Link: http://hdl.handle.net/10..
 
?
8

Circuitos combinacionales: demultiplexores:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/5236.  , 2009
Link: http://hdl.handle.net/10..
 
?
9

Unidad aritmético-lógica:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/5237.  , 2009
Link: http://hdl.handle.net/10..
 
?
10

Circuitos combinacionales: codificadores:

Saiz Adalid, Luis José
http://hdl.handle.net/10251/5238.  , 2009
Link: http://hdl.handle.net/10..
 
?
11

A Proposal of an ECC-based Adaptive Fault-Tolerant Mechanis..:

Gracia-Morán, Joaquín ; Saiz-Adalid, Luis-J. ; Baraza-Calvo, J.-Carlos..
IEEE Latin America Transactions.  22 (2024)  5 - p. 418-427 , 2024
Link: https://doi.org/10.1109/..
 
?
12

A Hybrid Technique Based on ECC and Hardened Cells for Tole..:

Gil-Tomás, Daniel ; Saiz-Adalid, Luis J. ; Gracia-Morán, Joaquín..
IEEE Access.  12 (2024)  - p. 70662-70675 , 2024
Link: https://doi.org/10.1109/..
 
?
13

Proposal of an Adaptive Fault Tolerance Mechanism to Tolera..:

Baraza-Calvo, J.-Carlos ; Gracia-Morán, Joaquín ; Saiz-Adalid, Luis-J...
Electronics.  9 (2020)  12 - p. 2074 , 2020
Link: https://doi.org/10.3390/..
 
?
14

Reducing the Overhead of BCH Codes: New Double Error Correc..:

Saiz-Adalid, Luis-J. ; Gracia-Morán, Joaquín ; Gil-Tomás, Daniel..
Electronics.  9 (2020)  11 - p. 1897 , 2020
Link: https://doi.org/10.3390/..
 
?
15

Ultrafast Codes for Multiple Adjacent Error Correction and ..:

Saiz-Adalid, Luis-J. ; Gracia-Moran, Joaquin ; Gil-Tomas, Daniel..
IEEE Access.  7 (2019)  - p. 151131-151143 , 2019
Link: https://doi.org/10.1109/..
 
1-15