I agree that this site is using cookies. You can find further informations here.
X
Teich, Jürgen
4  results:
Print X
Search for persons X
?
1

Exploiting model-knowledge in high-level synthesis:

, In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen / Jens Brandt ... (Hrsg.)
Zebelein, Christian ; Falk, Joachim ; Teich, Jürgen.. (2012)  - p. 181-191
Copies:  Zentrale:Magazin 02.n.0305
 
?
2

Redundancy-aware design space exploration for memory reliab..:

, In: Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen / Daniel Große, Rolf Drechsler (Hrsg.)
Aliee, Hananeh ; Banaiyianmofrad, Abbas ; Glaß, Michael... (2017)  - p. 1-12
Copies: Zentrale; TB BHV;
 
?
3

Digitale Hardware/Software-Systeme 

Spezifikation und Verifikation  eXamen.press
Haubelt, Christian , 2010
Copies:  Zentrale:E02 a inf 170 e/771; :TB Technik n 500/95
 
?
4

Digitale Hardware/Software-Systeme 

Synthese und Optimierung ; mit 14 Tabellen  eXamen.press
Teich, Jürgen - 2., erw. Aufl. . , 2007
Copies:  Zentrale:E02 a inf 311 ezs/189(2)
 
1-4